rewire-frontend-2.8: A Haskell-to-Verilog/VHDL compiler, front end (GHC driver, Eidos, Synolon)

Index - S

scJoinsReWire.Eidos.Parse
Scope 
1 (Type/Class)ReWire.Eidos.Parse
2 (Data Constructor)ReWire.Eidos.Parse
scTVsReWire.Eidos.Parse
semiReWire.Eidos.Lexer
Sig 
1 (Type/Class)ReWire.Eidos.Syntax, ReWire.Synolon.Syntax
2 (Data Constructor)ReWire.Eidos.Syntax, ReWire.Synolon.Syntax
SignalReWire.Builtins
sigPReWire.Eidos.Parse
sigTVsReWire.Eidos.Syntax, ReWire.Synolon.Syntax
sigTyReWire.Eidos.Syntax, ReWire.Synolon.Syntax
simplifyReWire.Eidos.Simplify
SimpTReWire.Eidos.Simplify
sizeOfReWire.Synolon.Repr
sizeOfMReWire.Synolon.Repr
SizesReWire.Synolon.Repr
spaceReWire.Eidos.Lexer
spanAnnoteReWire.GHC.Recognize
specializeReWire.Eidos.Spec
SpecOrigin 
1 (Type/Class)ReWire.Eidos.Syntax, ReWire.Synolon.Syntax
2 (Data Constructor)ReWire.Eidos.Syntax, ReWire.Synolon.Syntax
splitStartReWire.GHC.Recognize
stringLitReWire.Eidos.Lexer
SubReWire.Builtins
substTvReWire.Eidos.Types
substVarsReWire.Eidos.Subst
substVarsRefreshingReWire.Eidos.Subst
symbolReWire.Eidos.Lexer
synolonToHyleReWire.Synolon.ToHyle
synthableReWire.Eidos.Types
synthTyReWire.Eidos.Parse